원형 웨이퍼에서 사각형 칩을 뽑으면 가장자리가 남습니다. 다들 아는 이야기인데, 그 손실이 요즘 얼마나 커졌는지는 계산해 보기 전엔 감이 잘 안 와요.

AI 가속기 패키지는 이제 한 변이 70~80mm를 넘어갑니다. 그 크기에서 300mm 웨이퍼의 면적 활용률을 직접 계산해 봤습니다.

원형 웨이퍼와 사각 패널의 면적 대비를 표현한 3D 에디터리얼 콘셉트 씬 원형 웨이퍼와 사각 패널의 면적 대비를 표현한 3D 에디터리얼 콘셉트 씬 — 출처: 개념 컷 · agy 자가 생성

원형 웨이퍼가 버리는 면적

계산은 단순합니다. 반지름 안에 정사각형을 격자로 채워 넣고, 네 꼭짓점이 모두 원 안에 들어오는 것만 셉니다. 오프셋을 조금씩 옮겨 가며 가장 많이 들어가는 배치를 찾았어요.

조건 값 비고
웨이퍼 지름 300mm 가장자리 3mm 제외
패널 310~600mm 가장자리 10mm 제외
스크라이브 폭 0mm 두 쪽 동일 조건

패키지 크기별 300mm 웨이퍼와 600×600 패널의 유효 면적 활용률 패키지 크기별 300mm 웨이퍼와 600×600 패널의 유효 면적 활용률 — 출처: 직접 계산 기반 자가 렌더

작은 칩에서는 차이가 거의 없습니다. 한 변 10mm짜리라면 웨이퍼도 면적의 88.6%를 씁니다. 가장자리에서 잘리는 칩이 전체에서 차지하는 비중이 작으니까요.

한 변이 80mm가 되면 이야기가 달라집니다. 웨이퍼 활용률이 54.3% 로 떨어져요. 웨이퍼 면적의 절반 가까이를 쓰지 못합니다. 같은 크기 패키지를 600×600mm 패널에 올리면 87.1%입니다.

패키지가 커질수록 원이라는 모양 자체가 비용이 됩니다

큰 패키지일수록 손해가 커집니다

80×80mm 패키지를 기판 1장에서 몇 개 뽑는지 비교 80×80mm 패키지를 기판 1장에서 몇 개 뽑는지 비교 — 출처: 직접 계산 기반 자가 렌더

절대 개수로 보면 차이가 더 분명합니다. 한 변 80mm짜리 패키지는 300mm 웨이퍼 한 장에서 6개 밖에 나오지 않습니다. 600×600 패널에서는 49개가 나와요.

면적만 놓고 보면 600×600 패널은 웨이퍼의 5.09배입니다. 그런데 산출량은 8.2배가 나옵니다. 면적 배수보다 산출량 배수가 큰 만큼이 원형을 버려서 얻은 이득이에요.

이 계산이 CoWoS 병목과 이어지는 지점이 여기입니다. 첨단 패키징 생산능력은 장비 대수가 아니라 처리하는 기판 장수로 셉니다. 한 장에서 나오는 개수가 여덟 배면, 같은 장비 대수로 여덟 배를 처리한다는 뜻이 되고요.

사각형이라고 다 이기지는 않습니다

310×310 패널의 패키지 크기별 유효 면적 활용률 310×310 패널의 패키지 크기별 유효 면적 활용률 — 출처: 직접 계산 기반 자가 렌더

패널이 항상 유리하다고 정리하면 틀립니다. 패널 크기와 패키지 크기가 딱 나눠떨어지지 않으면 사각형도 가장자리를 버려요.

TSMC가 표준으로 잡은 310×310mm 패널을 보면 그게 드러납니다. 한 변 70mm 패키지는 81.6%가 나오는데, 80mm로 키우면 59.9% 로 주저앉습니다. 유효 폭 290mm를 80으로 나누면 3개가 겨우 들어가고 50mm가 통째로 남기 때문이에요.

같은 80mm 패키지가 510×515 패널에서는 87.7%, 600×600에서는 87.1%가 나옵니다. 패널을 키우면 나눠떨어지지 않는 자투리의 비중이 줄어드는 구조입니다.

그래서 패널 규격 표준화가 이 기술의 첫 관문입니다. 지금 거론되는 규격은 310×310, 510×515, 600×600이고, 대만 패널 업체들은 성숙 공정용으로 620×750mm까지 이미 돌리고 있어요. 규격이 갈리면 장비도 갈립니다.

유리냐 플라스틱이냐

TSMC 로고 TSMC 로고 — 출처: TSMC

패널을 무엇으로 만들 것인가에서 두 회사가 갈렸습니다.

구분 TSMC 삼성
패널 소재 유리 플라스틱(유기)
플랫폼 CoPoS 310×310 PLP 계열
양산 목표 2028년 하반기 미공개

TSMC는 CoPoS라는 이름으로 310×310mm 유리 패널을 표준으로 잡았습니다. 2026년을 장비·소재 검증 기간으로 두고 2027년 파일럿, 2028년 하반기 양산이 일정이에요.

유리를 고르는 이유는 휨 때문입니다. 유기 기판은 열팽창계수가 실리콘과 달라서 패키지가 커질수록 데워졌다 식을 때 휘어집니다. 휘면 범프가 안 붙고 수율이 떨어져요. 유리는 열팽창계수가 실리콘과 비슷해서 큰 패키지에서도 평탄도를 유지합니다.

대신 유리에는 다른 난제가 붙습니다. 유리를 관통하는 비아(TGV)를 뚫는 일이 아직 안정적이지 않아요.

레이저 에너지가 흔들리면 비아 치수가 들쭉날쭉해집니다

뚫는 과정에서 유리에 미세 균열이 생깁니다

지름 10㎛ 미만 비아에 금속을 채우기 어렵습니다

500×500mm를 넘는 패널에서 나노미터 수준 평탄도를 유지해야 합니다

유리 코어 기판의 본격 상용화를 2030년 이후로 보는 전망이 나오는 이유가 이 목록입니다. 삼성이 플라스틱 쪽을 먼저 보는 것도 같은 계산이고요.

한국은 84.8% 바깥에 있습니다

2030년 세계 패널 레벨 패키징 생산능력 중 대만·일본·중국 비중 2030년 세계 패널 레벨 패키징 생산능력 중 대만·일본·중국 비중 — 출처: Counterpoint Research 전망 기반 자가 렌더

Counterpoint Research는 FOPLP와 유리기판을 합친 시장이 2024년 약 9,100억 원(6억 5,000만 달러)에서 2030년 약 11조 3,400억 원(81억 달러)으로 커진다고 봅니다. 그중 45.6%를 AI와 HPC가 가져가고요.

같은 전망에서 눈에 걸리는 건 생산능력 쪽입니다. 2030년 세계 패널 레벨 패키징 생산능력의 84.8% 를 대만·일본·중국이 나눠 갖습니다. 대만 패널 업체들이 대형 유리를 다루고 정밀 정렬을 하고 균일하게 증착하는 일을 수십 년 해 왔다는 게 그 배경이에요. 디스플레이 공정에서 쌓은 기반이 그대로 넘어옵니다.

삼성전자 로고 삼성전자 로고 — 출처: Samsung

한국 쪽 진행 상황은 이렇습니다.

삼성전자 — 2019년 삼성전기에서 PLP 사업을 넘겨받아 모바일 AP·PMIC에 적용하며 기술을 쌓았고, 2.5D 패키징 개발 방향을 웨이퍼 레벨에서 패널 레벨로 옮기는 중입니다

삼성전기 — 유리 코어 기판 제품 출시 시점을 2027~2028년으로 보고 있습니다

SKC 앱솔릭스 — 미국에서 유리기판을 개발해 고객 품질 테스트 단계에 있고, 양산 시점은 여러 차례 조정됐습니다

디스플레이 대형 유리 공정 경험은 한국에도 있습니다. 문제는 그 경험이 반도체 패키징 라인으로 옮겨 오는 속도이고, 지금 전망치는 그 속도가 대만보다 느리다고 보고 있어요.

정리하면

  • 한 변 10mm 패키지에서는 웨이퍼도 면적의 88.6%를 씁니다. 원형이 문제되지 않습니다.
  • 한 변 80mm로 커지면 54.3%까지 떨어집니다. AI 가속기가 딱 그 구간에 있습니다.
  • 600×600 패널로 옮기면 같은 패키지가 87.1%, 산출량은 8.2배가 됩니다.
  • 다만 패널 규격과 패키지 크기가 안 맞으면 사각형도 자투리를 버립니다.
  • 유리는 휨을 잡는 대신 비아 공정이라는 난제를 새로 만듭니다.

웨이퍼를 사각형으로 바꾸는 일은 공정 개선이 아니라 기하학 문제를 푸는 일에 가깝습니다.

참고 출처